Hardware-nahe Programmierung von RISC-Prozessoren

Typ Seminar
Dozent Alexander Breuer, H. Martin Bücker, Ralf Seidler
Credit points 3 ECTS = 2 SWS
Friedolin Search in Friedolin

Beschreibung

Zwar unterliegen Computerarchitekturen derzeit einem raschen Wandel, aber dennoch hat sich das Konzept eines «Reduced Instruction Set Computer» (RISC) als richtungsweisend und grundlegend erwiesen. In einem RISC-Prozessor enthält der Befehlssatz nur wenige, hochoptimierte Befehle, die innerhalb weniger Taktzyklen ausgeführt werden. Daraus resultiert eine vergleichsweise einfache Prozessorarchitektur. In diesem Seminar analysieren wir aktuelle Ansätze in der Hardwareentwicklung und deren Programmierung. Teilnehmende Studierende beschäftigen sich mit unterschiedlichen Phänomenen bei der Programmierung von RISC-Architekturen. Individuelle Interessen in der Themenwahl werden (soweit möglich) berücksichtigt. Kenntnisse der Vorlesung «Rechnerstrukturen» werden empfohlen.

Organisation

Das Seminar findet als wöchentliche Veranstaltung statt. (Derzeit ist ein wiederkehrender Termin montags um 10:00 Uhr geplant.)

Vorbesprechung: In der letzten Woche des Wintersemesters 2021/22 am 11.2.2022 um 10:00 Uhr (s.t.).

Kick-off: In der ersten Woche des Sommersemesters 2022 am 11.4.2022 um 10:00 Uhr (s.t.) in Raum 3220, EAP2.

Es sind noch Plätze frei. Wer noch teilnehmen möchte, wendet sich bitte an einen der Dozenten.

Studiengänge

Es handelt sich um ein Seminar für interessierte Studierende im Bachelorbereich der folgenden Studiengänge:

B.Sc. Informatik Bereich Informatik, Seminar High-Performance Computing (FMI-IN0168), ehemals Seminar Rechnerarchitektur (FMI-IN0105).
B.Sc. Angewandte Informatik Bereich Informatik, Seminar High-Performance Computing (FMI-IN0168), ehemals Seminar Rechnerarchitektur(FMI-IN0105).
Das Seminar ist auch geeignet für Studierende aus Mathematik und naturwissenschaftlichen Fachrichtungen.